Patent Gazette Number: 2862078
Issuing Date: February 24, 1999

The following is an English translation of an underlined portion in the claims of JP'072 as attached, which relates to first and second embodiments shown in Figs. 1 and 3, of the above document.

"..., characterized in that the VCO generates the main clock signal and an auxiliary clock signal having a phase difference of 90 degrees from the main clock signal. The phase comparator compares the phases of the input signal and the main clock signal, and also the phases of the input signal and the auxiliary clock signal. Combining the comparison results, if the main clock signal has half the clock rate of the input signal, a signal representing a phase lead or a phase delay is provided to the loop filter."



(19)日本国特許庁(JP)

(12)特許公報 (B2)

(11)特許番号

第2862078号

(24)登録日 平成10年(1998)12月11日

(51) Int. C 1. 6	識別記号	FI		
H O 4 L	7/033	H 0 4 L	7/02	В
H O 3 L	7/08	H 0 3 L	7/08	M
	7/087			P

請求項の数4

(全5頁)

(21)出願番号	特願平8-276537	(73)特許権者 000004237		
		日本電気株式会社		
(22)出願日	平成8年(1996)10月18日	東京都港区芝五丁目7番1号		
		(72) 発明者 早田 征明		
(65)公開番号	特開平10-126400	東京都港区芝五丁目7番1号 日本電気株式		
(43)公開日	平成10年(1998)5月15日	会社内		
審査請求日	平成8年(1996)10月18日	(74)代理人 弁理士 後藤 洋介 (外1名)		
		審査官 清水 康志		
		(56)参考文献 特開 平7-131448 (JP, A)		
		特開 平6-61993 (JP,A)		
		特開 昭62-168439 (JP, A)		
		特開 平9-64859 (JP, A)		
		特開 昭62-183216 (JP, A)		
		特開 平4-207631 (JP, A)		
		特開 平4-222118 (JP, A)		
		最終頁に続く		

(54)【発明の名称】PLL

(57)【特許請求の範囲】

【請求項1】 入力電圧に応じた周波数のクロック信号を発生するVCOと、入力信号と前記クロック信号とに位相比較を行う位相比較器と、該位相比較器の出力を濾波し前記VCOが、前記VCOが、前記VCOが、前記クロック信号を発生するとともに、当該クロック信号と90°の位相差を有する補助クロック信号を発生し、前記位相比較器が、前記入力信号と前記クロック信号との位相比較と、前記入力信号と前記神助クロック信号との位相比較と、前記入力信号と前記補助クロック信号との位相比較とを行い、これらの位相比較結果を組み合わせることにより、前記クロック信号が前記入力信号のビットレートの1/2のクロック周波数を有する場合に、前記入力信号に対する前記クロック信号の位相の進み遅れを表す信号を前記レープフィレタに供給できるようにし

2

たことを特徴とするPLL。

【請求項2】 前記位相比較器が、前記クロック信号と前記補助クロック信号とがそれぞれデータ入力端子に入力され、前記入力信号がともにクロック入力端子へ入力される2個のDフリップフロップと、該2個のDフリップフロップの出力から前記位相の進み遅れを表す信号を生成するゲート回路とを有することを特徴とする請求項1のPLL。

【請求項3】 前記ゲート回路が、前記2個のDフリップフロップのうちの一方の正論理出力と負論理出力とを、他方のDフリップフロップの正論理出力と負論理出力とに基づいて通過/阻止する一対のCMOSスイッチであることを特徴とする請求項2のPLL。

【請求項4】 前記ゲート回路が、一方のDフリップフロップの正論理出力または負論理出力と、他方のDフリ

ップフロップの正論理出力または不論理出力の排他的論 理和を出力する排他的論理和ゲートであることを特徴と する請求項2カPLL。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、PLLに関し、特 に、NRZ信号からクロック信号を抽出するPLLに関 する。

[0002]

【従来の技術】光通信等の分野では、伝送信号としてN RZ (Non Return to Zero) 信号がよく用いられる。こ れは、NRZ信号がRZ (Return to Zero) 信号とは異 なり、所要帯域がビットレートの約2/3で済むため、 高速電気回路への負担が少ないという特徴があるからで ある。

【0003】ところが、NRZ信号は、クロック信号の スペクトル成分を持っていない。このため、NRZ信号 からクロック信号を抽出するためには、非線形操作を行 う必要がある。クロック信号を抽出する方法としては、 非線形回路とフィルタとを組み合わせる方式と、PLL (Phase Locked Loop: 位相同期回路) を用いる方式と がある。PLLを用いる方式は、非線形回路とフィルタ とを組み合わせる方式に比べ、小型である。しかしなが る、NRZ信号とクロック信号との位相比較には、RZ 信号用等のPLLで使用されるミキサが使用できないの で、他の位相比較方法を採用しなければならない。

【0004】従来のNRZ信号用PLLを図4に示す。 このようなPLLは、例えば、文献ISSCC93、T P10. 4の図1及び図2に示されている。

【0005】図4のPLLは、入力端子40に接続され 30 た2つのD-F/F(D-フリップフロップ)41、4 2と、ループフィルタ43と、アンプ44と、VCO (Voltage Controlled Oscilater) 45とを有してい る。ここでは、2つのD-F/F41、42が、位相比 較器を構成している。

【0006】このPLLでは、入力端子40に入力され た入力信号(NRZ信号)は、2分岐され、D-F/F 41、42のクロック入力端子 (C端子) に与えられ る。また、D-F/F41、42のデータ入力端子(D 端子)には、VCO45からのクロック信号がそれぞれ 40 なPLLを提供することを目的とする。 与えられる。

【0007】 D-F/F41は、入力信号の立ち上がり 時に、クロック信号の識別を行い、入力信号とクロック 信号との位相関係を表す信号を出力する。即ち、D-F / F41は、入力信号に対してクロック信号の位相が進 んでいるときは、正論理出力端子(Q端子)に"1"を 出力し、逆に、入力信号に対してクロック信号の位相が 遅れているときは、正論理出力端子に"0"を出力す る。また、D-F/F42は、入力信号の立ち下がり時

号との位相関係を表す信号を出力する。D-F/F41 は、入力信号に対してクロック信号の位相が進んでいる ときは、負論理出力端子(QB端子)に"O"を出力 し、逆に、入力信号に対してクロック信号の位相が遅れ ているときは、正論理出力端子に"1"を出力する。

【0008】ループフィルタ43は、D-F/F41、 42の出力信号の高調成分を遮断する。そして、アンプ 44は、ループフィルタ43の出力を増幅してVCO4 5の発振周波数を制御する。

【0009】以上のようにして、入力されるNRZ信号 に対して位相同期を確立できるPLLが実現される。

【0010】なお、特開平4-2221188号公報、 特開平4-207631号公報、及び特開昭62-18 3216号公報、等には、2つのD-F/Fを用いたP LLが開示されているが、いずれもNRZ信号に対応す るものではない。

[0011]

【発明が解決しようとする課題】従来のPLLでは、各 回路がバイポーラトランジスタを用いて構成されている 20 が、このような位相比較回路をCMOSで実現しようと する場合、低消費電力化が問題になる。

【0012】CMOSを用いた回路では、動作周波数が 低いほど、回路に流れる電流量 (平均電流) が少なくな の、低消費電力が可能になる。また、PLLからのクロー ック信号の出力先がDMUX回路等の場合には、VCO が出力するクロックの周波数が、入力信号のクロック周 波数(ビットレート)の1/2であっても差支えない。 したがって、VCOが出力するクロックの周波数を入力 信号のビットレートの1/2にして、位相比較回路の動 作周波数を従来の1/2にすることができれば、PLL の低消費電力を実現することができる筈である。

【0013】しかしながら、従来のPLLでは、VCO からのクロック信号が、入力信号のビットレートの1/ 2の場合、入力信号とクロック信号との位相比較を行う ことができない、つまり、PLLとして動作しないとい う問題点がある。

【0014】本発明は、入力NRZ信号から、そのビッ トレートの1/2の周波数のクロック信号を抽出するこ とができるPLLを提供し、もって、低消費電力が可能

[0015]

【課題を解決するための手段】本発明によれば、入力電 圧に応じた周波数のクロック信号を発生するVCOと、 入力信号と前記クロック信号とに位相比較を行う位相比 較器と、該位相比較器の出力を瀘波し前記VCOに前記 入力電圧として供給するループフィルタとを有するPL Lにおいて、前記VCOが、前記クロック信号を発生す るとともに、当該クロック信号と90°の位相差を有す る補助クロック信号を発生し、前記位相比較器が、前記 に、クロック信号の識別を行い、入力信号とクロック信 50 入力信号と前記クロック信号との位相比較と、前記入力

信号と前記補助クロック信号との位相比較とを行い、こ れらの位相比較結果を組み合わせることにより、前記タ ロック信号が前記入力信号のビットレートの1/2のク ロック周波数を有する場合に、前記入力信号に対する前 記プロック信号の位相の進み遅れを表す信号を前記ルー プフィルタに供給できるようにしたことを特徴とするP ししが得られる。

【0016】また、本発明によれば、前記位相比較器 が、前記クロック信号と前記補助クロック信号とがそれ ぞれデータ入力端子に入力され、前記入力信号がともに クロック入力端子へ入力される2個のDフリップフロッ プと、該2個のDフリップフロップの出力から前記位相 の進み遅れを表す信号を生成するゲート回路とを有する ことを特徴とするPLLが得られる。

【0017】前記ゲート回路としては、前記2個のDフ リップフロップのうちの一方の正論理出力と負論理出力 とを、他方のDフリップフロップの正論理出力と負論理 出力とに基づいて通過/阻止する一対のCMOSスイッ チや、一方のDフリップフロップの正論理出力または負 論理出力と、他方のDフリップフロップの正論理出力ま たは不論理出力の排他的論理和を出力する排他的論理和 ゲートが使用できる。

[0018]

【作用】VCOは、入力信号のビットレートの1/2の 周波数のタロッタ信号を発生可能であり、互いに90° の位相差を持つ2つのクロック信号(0°及び90°) を発生する。2つのクロック信号は、それぞれ別のDー F/Fのデータ入力端子に入力される。各D-F/Fの クロック入力端子には、入力信号が入力されており、入 力信号の立ち上がりのタイミングで、クロック信号の識 30 別を行なう。各D-FノFのデータ入力端子に入力され る2つのクロック信号が、互いに90°の位相差を持っ ているので、これらD-F/Fの出力をCMOSスイッ **手等で組み合わせれば、入力信号のビットレートの1/** 2の周波数のクロック信号の入力信号に対する位相の進 み遅れを表す信号が得られる。この信号は、フィルタを 介してVCOの制御に使用され、VCOが発生するクロ ック信号は、入力信号に位相同期する。

[0019]

【発明の実施の形態】以下、図面を参照して本発明の実 施の形態について説明する。

【0020】図1に本発明の第1の実施の形態を示す。 図1のPLLは、クロック入力端子(C端子)が信号入 力端子1に接続された2つのD-F/F2、3と、CM OSスイッチ4、5とを有する位相比較回路6、フィル タ7、及び、入力信号のクロックレートの半分の周波数 のクロック信号を出力でき、互いに90°の位相差を有 するクロック信号を発生するVCO8を有している。

【0021】ここで、D-F/F2のデータ入力端子

れるクロック信号に位相同期する) クロック信号が入力 されるよう、VCO8に接続されている。また、D-F /F3のデータ入力端子は、90°の位相を持つ(出力 端子9に供給されるクロック信号より90°位相が進ん だ) クロック信号が入力されるよう、VCO8に接続さ れている。また、D-F/F2の正論理出力端子(Q端 子)は、CMOSスイッチ4の入力端子に、負論理出力 端子(QB端子)は、CMOSスイッチ5の入力端子に 接続されている。さらにまた、D-F/F3の正論理出 10 力端子は、CMOSスイッチ4の正論理制御端子とCM ○Sスイッチ5の負論理制御端子に接続され、負論理出 力端子は、CMOSスイッチ4の負論理制御端子とCM ○Sスイッチ5の正論理制御端子に接続されている。そ して、CMOSスイッチ4及び5の出力端子は、いずれ もフィルタでの入力端子に接続され、フィルタでの出力 端子がVCO8の制御端子に接続され、PLLを構成し

【0022】次に、図2を参照して、図1のPLLの動 作を説明する。まず始めに、入力信号(NRZ信号)の ビットレートの1/2の周波数を有するクロックの位相 と、入力信号の位相との、比較する方法について説明す

【0023】VCO8が発生する2つのクロック信号の 位相は、互いに90°の位相差があるので、図2(a) に示すような関係にある。ここで、O°クロック信号の 1周期分を4分割し、各領域を α 、 β 、 γ 、及び、 δ と する。入力信号の1ビットは、クロック信号の半周期分 に相当するので、その立ち上がりが、αまたはγの領域 に存在するとき、クロック信号の位相が入力信号の位相 よりも進んでいる状態にある。また、入力信号の立ち上 がりが、 β 及び δ の領域に存在するとき、クロック信号 の位相が入力信号の位相よりも遅れている状態にある。 【0024】さて、入力信号の立ち上がりが、領域 α に 存在するとき、0°クロック信号は、"1"の状態にあ る。また、入力信号の立ち上がりが、領域βに存在する ときも、0° クロック信号は、"1"の状態にある。し ・ たがって、0° クロック信号の状態だけからは、入力信 号の立ち上がりがどの領域に存在するのか判定できな い。つまり、クロック信号の位相が入力信号の位相より も進んでいるのか、遅れているのか判定できない。同様 に、入力信号の立ち上がりが、クロック信号の領域 y、 δに存在するときも、クロック信号の位相が入力信号の 位相よりも進んでいるのか、遅れているのか判定できな

【0025】しかしながら、90°クロック信号をみる と、入力信号の立ち上がりが領域αに存在するときは "1"なのに対して、領域 β に存在するときは"0"に なっている。また、90°クロック信号は、入力信号の 立ち上がりが領域 y に存在するとき "O" なのに対し (D端子) は、 0° の位相を持つ (出力端子9に供給さ 50 て、領域 δ に存在するときは"1"になっている。した がって、0°クロック信号と90°クロック信号の双方 の状態をみれば、入力信号の立ち上がりがどの領域に存 在するのか判定できる。即ち、クロック信号の位相が入 力信号の位相よりも進んでいるのか、遅れているのかを 判定することができる。図1のPLLでは、このような 判定を2個のD-F/F2、3で実現している。

【0026】D-F/F2、3は、それぞれ、入力信号

の立ち上がりのタイミングで、0° クロック信号と90 [。] クロック信号とをサンプリングする。入力信号に対し て0°クロック信号の位相が進んでいる場合は、例え ば、図2(b)に示すようになる。即ち、サンプリング 点A及びBにおいては、D-F/F2は、正論理出力端 子に"O"を出力し、D-F/F3も正論理出力端子に "0"を出力する。これは、入力信号の立ち上がりが、 図2 (a) の領域 y に存在する場合に相当する。また、 サンプリング点Cにおいては、D-F/F2は、正論理 出力端子に"1"を出力し、D-F/F3も正論理出力 端子に"1"を出力する。これは、入力信号の立ち上が りが、図2 (a) の領域αに存在する場合に相当する。 【0027】D-FノF2、3がともに、正論理出力端 子に"1"を出力し、負論理出力端子に"0"を出力し た場合、D-F/F3の出力に基づいて、CMOSスイ ッチ4はオンし、CMOSスイッチ5はオフする。そし て、CMOSスイッチ4の入力端子には、D-F/F2 の正論理出力端子から"1"が与えられているので、そ の出力は"1"となる。また、D-F/F2、3がとも に、正論理出力端子に"0"を出力し、負論理出力端子 に"1"を出力した場合、D-F/F3の出力に基づい て、CMOSスイッチ4はオフし、CMOSスイッチ5 はオンする。そして、СМОSスイッチ5の入力端子に 30 F/F2の正論理出力端子とD-F/F3の負論理出力 は、D-F/F2の負論理出力端子から"1"が与えら れているので、その出力は"1"となる。つまり、図2 (b) に示すように、入力信号に対して0° クロック信 号の位相が進んでいる場合は、レープフィルタには、 "1"が入力される。

【0028】逆に、入力信号に対して0°クロック信号 の位相が遅れている場合は、例えば、図2(c)のよう になる。即ち、サンプリング点A「及びB」において は、D-F/F2は、正論理出力端子に"1"を出力 し、D-F/F3は、正論理出力端子に"0"を出力す る。これは、入力信号の立ち上がりが、図2 (a) の領 域βに存在する場合に相当する。また、サンプリング点 C´においては、D-F/F2は、正論理出力端子に "0"を出力し、D-F/F3は、正論理出力端子に "0"を出力する。これは、入力信号の立ち上がりが、 図2 (a) の領域 δ に存在する場合に相当する。

【0029】D-F/F2が、正論理出力端子に"1" を出力し、D-F/F3が、正論理出力端子に"0"を 出力した場合、D-F/F3の出力に基づいて、CMO Sスイッチ4はオフし、CMOSスイッチ5はオンす

る。このとき、CMOSスイッチ5の入力端子には、D ーF/F2の負論理出力端子から"O"が与えられてい るので、その出力は"O"となる。また、D-F/F2 が、正論理出力端子に"0"を出力し、D-F/F3 が、正論理出力端子に"1"を出力した場合、D-Fノ F3の出力に基づいて、CMOSスイッチ4はオンし、 CMOSスイッチ5はオフする。このとき、CMOSス イッチ4の入力端子には、D-F/F2の正論理出力端 子から"0"が与えられているので、その出力は"0" 10 となる。このように、入力信号に対して0°クロック信 号の位相が遅れている場合は、図2(c)に示すよう に、ループフィルタには、"0"が入力される。

【0030】以上のようにして、図1のPLLでは、位 相比較回路6において、入力信号と、入力信号のビット レートの1/2の周波数のクロック信号との比較が実現

【0031】位相比較回路6における比較結果は、フィ ルタ7へ出力され、高調波が除去された後、VCOに供 給される。

【0032】本実施の形態を有する、2.4Gb/s 光通 信用PLLを試作した。試作したPLLは、入力される NRZ信号に同期して、1.2GHzのクロック信号を 発生した。また、消費パワーは、従来のほぼ1/2であ った.

【0033】次に、図3を参照して本発明の第2の実施 の形態について説明する。このPLLでは、図1のCM ○Sスイッチ4、5の代わりに、排他的論理和ゲート (EX-OR) 10を有している。

【0034】EN-OR10は、その入力端子が、D-端子とに接続されており、D-F/F2、3が共に正論 理出力端子に、"0"または"1"を出力しているとき に、"O"を出力する。また、D-F/F2が正論理出 力端子に"0"を出力し、D-F/F3が正論理出力端 子に"1"を出力しているとき、及びD-F/F2が正 論理出力端子に"1"を出力し、D-F/F3が正論理 出力端子に"0"を出力しているときは、"1"を出力 する。これにより、図1のPLLと同様の動作を実現で きる。

【0035】本実施の形態では、排他的論理和ゲートを 用いることにより、他の回路もバイポーラトランジスタ で構成できる。もちろん、この実施の形態では、CMO Sを用いたときのように、消費電力の大幅な低減は実現 できないが、動作速度の低下に伴い、電源電圧を引き下 げることも可能となり、消費電力の低減効果がある。

[0036]

【発明の効果】本発明によれば、出力クロック信号と、 出力クロック信号に対して90°の位相差を持つ信号と を、各々入力信号と位相比較するようにしたので、出力 50 クロック信号の周波数が入力信号のビットレートの1/


2であっても、出力クロック信号と入力信号との位相比較を行うことができる。これにより、各回路の動作速度を低減でき、もって消費電力の低下を実現できる。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態を示すブロック図で ある。

【図2】図1のPLLの動作を説明するため波形図であって、(a)は、0°クロック信号と90°クロック信号の位相関係と、これらの信号と入力信号との位相関係を説明するための図、(b)は、出力クロック信号の位相が入力信号の位相よりも進んでいる場合の各部の出力波形図、(c)は、出力クロック信号の位相が入力信号の位相よりも遅れている場合の各部の出力波形図である。

【図3】本発明の第2の実施の形態を示すブロック図である。




【図4】 従来のPLLのブロック図である。 【符号の説明】


10

- 1 信号入力端子
- 2, 3 D-F/F
- 4, 5 CMOSスイッチ
- 6 位相比較回路
- 7 フィルタ
- 8 VCO
- 9 出力端子
- 10 10 排他的論理和ゲート (EX-OR)
 - 40 入力端子
 - 41, 42 D-F/F (D-フリップフロップ)
 - 43 ループフィルタ
 - 44 アンプ
 - 45 VCO (Voltage Controlled Oscilater)


[图2]



(a)



【図4】



フロントページの続き

(58)調査した分野(Int.Cl.⁶, DB名) HO4L 7/033